Šlepetės naudojamos duomenims saugoti ir informacijos srautui valdyti kompiuteriuose ir ryšio įrenginiuose. Skirtingai nuo šlepetės, fiksatorius gali pakeisti savo išvestį, kai tam tikra įvestis yra aktyvi. Ir skląstis, ir šlepetys skiriasi. Užraktas yra jautrus lygiui, o šlepetės - kraštams.
Galite palyginti skląstį ir šliaužtinuką, žiūrėdami, kaip jie reaguoja į įvesties signalą. Užraktas keičia savo išvestį pagal įvesties signalo lygį. Signalas įėjime bus aukštas arba žemas. Flip-flop keičia savo išvestį pagal įvesties signalo perėjimą. Tai reiškia, kad vietoj didelio ir žemo įvesties signalas bus arba kylantis, arba mažėjantis.
Flip-flops yra įvairių tipų, tokių kaip SR, JK, D ir T Flip-Flop. Šiame straipsnyje bus išsamiai aptariamas D tipo šleifas. Galite sukurti D tipo šlepetę naudodami SR šlepetę. NOT vartai turi būti prijungti tarp D tipo flip-flop S ir R įėjimų, ir abu šie įėjimai yra susieti. Vietoj SR šlepečių galite naudoti D tipo šliaužtinukus, šiai konfigūracijai reikia tik SET ir RESET būsenų.
Greitas kontūras:
- Kas yra D tipo „Flip-Flop“?
- D tipo Flip-Flop grandinė
- Laiko diagrama
- Tiesos lentelė D tipo „Flip-Flop“.
- D tipo „Flip Flop“ pagrindinio-pavaldžiojo konfigūracija
- „Master-Slave“ D tipo „flip-flop“ grandinė
- D tipo Flip Flop Skirtas dažnių padalijimui
- D Flip Flops kaip duomenų skląsčiai
- Skaidrus duomenų užraktas
- D tipo Flip-Flop IC
- Išvada
Kas yra D tipo „Flip-Flop“?
D tipo flip-flop (Delay flip-flop) yra laikrodžio skaitmeninės grandinės elementas, turintis dvi stabilias būsenas. Šio tipo šlepetės įėjime naudoja vieno laikrodžio ciklo delsą. Dėl šios priežasties galite sujungti kelis D tipo flip-flopus kaskadoje, kad sukurtumėte vėlinimo grandines. D tipo šlepetės turi skirtingą paskirtį, ypač skaitmeninės televizijos sistemose.
D tipo Flip-Flop grandinė
Paprastame D tipo „Flip-Flop“ yra keturi įėjimai ir du išėjimai. Šios įvestys yra:
1. Duomenys
2. Laikrodis
3. Nustatyti
4. Atstatyti
Du D tipo flip-flop išėjimai yra logiškai atvirkštiniai vienas kitam. Įvesties duomenys gali būti loginiai 0 (žema įtampa) arba loginiai 1 (aukšta įtampa). Laikrodžio įvesties signalas sinchronizuos flip-flop su išoriniu signalu. Du nustatyti įėjimai ir atstatymas išlaikomi žemu loginiu lygiu. D tipo flip-flop turi dvi galimas būsenas. Kai šliaužiklio duomenų įvestis (D) yra 0, jis iš naujo nustatys apverstą, o išvestis bus 0. Kai duomenų įvestis (D) yra 1, ji nustatys apverstą ir sukels išvestis iš 1.
Svarbu pažymėti, kad D tipo šleifas skiriasi nuo D tipo skląsčio. D tipo skląsčiui nereikia laikrodžio signalo, tačiau D tipo šlepečiui reikalingas laikrodžio signalas, kad būtų pakeista jo būsena.
Galite sukonstruoti D tipo flip-flop su pora SR skląsčių. Apverstas ryšys taip pat reikalingas vienam duomenų įvedimui tarp S ir R įėjimų. S ir R įėjimai vienu metu negali būti aukšti arba žemi. Vienas iš pagrindinių D tipo šlepetės akcentų yra tai, kad jis gali sukurti skląstį, kuris gali saugoti ir saugoti duomenų informaciją. Galite naudoti šią D tipo flip-flop užrakto savybę, kad sukurtumėte delsos grandinę ir apdorotumėte duomenis, kai to reikia. D tipo šlepetės dažniausiai naudojamos dažnio dalikliuose ir duomenų skląsčiuose.
Laiko diagrama
Išskaidykime laiko diagramą iš kairės į dešinę:
- Laiko diagramos pradžioje K iš pradžių yra LOW. Kai SET trumpam pakyla AUKŠTAS, K tampa AUKŠTA ir išlieka AUKŠTA. Kita vertus, kai RESET trumpam pakyla HIGH, K tampa LOW ir lieka LOW.
- DUOMENŲ pakeitimai iš LOW į HIGH neturi įtakos K . Išvestis nereaguoja į DUOMENŲ pakeitimus. Pirmojo laikrodžio impulso kylančiame krašte, kadangi DUOMENYS yra AUKŠTI, K tampa AUKŠTAS. Nors DUOMENYS akimirksniu pasikeičia į LOW, o paskui į HIGH. Visa tai neturi įtakos K . Antrojo laikrodžio impulso kylančioje briaunoje DUOMENYS vis dar yra AUKŠTI, o K taip pat išlieka AUKŠTAS.
- Pereinant prie trečiojo laikrodžio impulso kylančio krašto, kai DUOMENŲ LOW, K tampa LOW. Ketvirtajame ir penktajame laikrodžio impulsuose, kai DUOMENYS lieka LOW, K taip pat lieka LOW kiekviename kylančiame krašte. Galiausiai, kai ateina kylantis kraštas, DUOMENYS yra AUKŠTI ir K taip pat eina į HIGH.
Atkreipkite dėmesį, kad Q̅ visada yra priešinga K . SET įvestis bet kuriuo metu gali padaryti išvestį HIGH. Panašiai galite naudoti RESET įvestį, kad išvestį pasuktumėte LOW, kai tik norite.
Tiesos lentelė D tipo „Flip-Flop“.
D tipo flip-flop charakteristikas galima parašyti naudojant D flip-flop tiesos lentelę. Tiesos lentelėje matome, kad turime vieną įvestį, kuri yra D. Taip pat turime tik vieną išvestį, kuri yra Q(n+1).
| CLK | D | Q(n+1) | valstybė |
| – | 0 | 0 | RESET |
| – | 1 | 1 | NUSTATYTI |
D tipo flip-flop charakteristikų lentelėje turime du įėjimus D ir Qn. Charakteristikos lentelė turi vieną išvestį Q(n+1).
Iš D tipo loginės diagramos galime daryti išvadą, kad Qn ir Qn yra du vienas kitą papildantys išėjimai. Šie du išėjimai taip pat veikia kaip įėjimai 3 vartams ir 4 vartams. Taigi Qn, kuri yra dabartinė flip-flop būsena, bus laikoma įvestimi, o Q(n+1), kuri yra kita apvertimo būsena. bus laikoma produkcija.
| D | Qn | Q(n+1) |
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 1 |
| 1 | 1 | 1 |
Naudodami būdingą D tipo šleifų lentelę, galime parašyti K-map Būlio išraišką iš 2 kintamųjų K-map.
D tipo „Flip Flop“ pagrindinio-pavaldžiojo konfigūracija
Norėdami pagerinti D tipo šlepetės veikimą, D tipo šlepetės išvesties pabaigoje galime pridėti antrą SR šliaužtinuką. Tai suaktyvins papildomą laikrodžio signalą iš D tipo flip-flop išvesties. Dėl to bus suformuotas Master-Slave D tipo šleifas. Kai ateina laikrodžio signalo priekinis kraštas (nuo žemo iki aukšto), pagrindinio flip-flop įvesties sąlyga bus užfiksuota. Nors pagrindinio D tipo flip-flop išėjimas bus išjungtas.
Panašiai, kai ateina laikrodžio signalo galinis arba krentantis kraštas (High-to-Low), bus suaktyvintas antrosios pakopos vergas. Kai laikrodžio impulsas pereina iš didelio į žemą (neigiamo impulso metu), išėjimas pasikeičia. Galite suprojektuoti „Master-Slave“ D tipo šlepetus sujungdami du skląsčius, kurių abiejų laikrodžio fazės yra priešingos.
„Master-Slave“ D tipo „flip-flop“ grandinė
Taigi, iš D tipo pagrindinio-pavaldžios grandinės galite pamatyti, kaip pagrindinis flip-flop įkelia duomenis iš D įvesties, kai laikrodžio impulsas pakyla D tipo pagrindinio-pagalvojoje grandinėje. Tai priverčia meistrą apsiversti. Antrame laikrodžio impulso krašte (krentančiame krašte) vergas apverstas dabar įkels duomenis ir įjungs pavaldinį.
Apskritai, dėl šios konfigūracijos vienas apverstas visada bus ĮJUNGTAS, o kitas – IŠJUNGTAS. Atkreipkite dėmesį, kad šios pagrindinės ir valdančiosios flip-flop konfigūracijos išvestis Q užfiksuos D reikšmę tik tada, kai taikomas visas laikrodžio impulsų ciklas. Šiame pilname cikle turi būti pirmaujantis ir krentantis kraštas konfigūracijos 0-1-0.
D tipo Flip Flop Skirtas dažnių padalijimui
Taip pat galite naudoti D tipo flip-flop kaip dažnio daliklio grandinę. Tiesiogiai prijunkite D flip-flop išėjimą Q su įėjimu D. Taip bus sukurta uždaro ciklo grįžtamojo ryšio sistema. Kas du laikrodžio impulsų ciklai bus perjungiami bistable.
Duomenų skląstis taip pat gali veikti kaip dvejetainis skirstytuvas arba dažnio daliklis. Taip bus sukurta padalijimo iš 2 skaitiklio grandinė. Tai reiškia, kad išėjimo dažnis yra perpus mažesnis, palyginti su laikrodžio impulsų dažniu.
Įskaitant grįžtamojo ryšio kilpos sistemą aplink D tipo šliaužtinukus, taip pat galite sukurti įvairių tipų šlepetus, pvz., T tipo šlepetus, taip pat žinomus kaip T tipo bistables šlepetės. Šis T tipo šleifas dvejetainiuose skaitikliuose gali veikti kaip padalijimo iš dviejų grandinė, kaip parodyta toliau.
Iš aukščiau pateiktos bangos formos galime daryti išvadą, kad kai išėjimas Q pateikiamas kaip grįžtamasis ryšys į įvesties gnybtą D, išėjimo impulsų dažnis ties Q bus tiksliai lygus pusei (ƒ/2) įėjimo laikrodžio dažnio (ƒ). IN ). Kitaip tariant, ši grandinė pasiekia dažnio padalijimą, padalijus įvesties dažnį iš dviejų. Q pereina į 1 kartą per du laikrodžio ciklus.
D Flip Flops kaip duomenų skląsčiai
D flip-flops kartu su dažnio padalijimu taip pat gali veikti kaip duomenų skląsčiai. Duomenų užraktas yra įrenginys, kuris saugo arba atšaukia įvestus duomenis. Jis iš tikrųjų veikia kaip vieno bito atminties įrenginys. Galite lengvai rasti tokius IC TTL 74LS74 arba CMOS 4042 Quad formatu. Šios IC yra specialiai sukurtos duomenų užfiksavimo tikslui.
Norėdami sukurti 4 bitų duomenų skląstį, sujunkite keturis 1 bitų duomenų skląsčius. Taip pat įsitikinkite, kad visų šių 1 bito duomenų skląsčių laikrodžio įvestys yra tarpusavyje sujungtos ir sinchronizuojamos. Žemiau pateikta 4 bitų duomenų užrakto grandinė.
Skaidrus duomenų užraktas
Elektronikoje ir skaitmeninėse grandinėse rasite daugybę „Data Latch“ pritaikymų. Naudodami „Data Latch“ galite valdyti buferį, I/O prievadų valdymą, dvikryptį magistralės valdymą ir ekrano valdymą. Jis sukurtas taip, kad suteiktų labai didelę išėjimo varžą abiem atvejais K ir jo papildymo išvestis Q̅ . Tai sumažins impedanso poveikį prijungtose grandinėse.
Dažniausiai pastebėsite, kad pavieniai 1 bito duomenų skląsčiai nėra dažnai naudojami. Prekyboje parduodami IC integruoja kelis atskirus duomenų užraktus (4, 8, 10, 16 arba 32) į vieną paketą. Pavyzdys yra 74LS373 Aštuonkampis D tipo skaidrus skląstis.
Galite galvoti apie 74LS373 kaip prietaisas, turintis aštuonis D tipo šlepetės jo viduje. Kiekviename šlepete yra duomenų įvestis D ir išvestis K . Kai laikrodžio įvestis (CLK) yra HIGH, kiekvieno apversto išvestis atitiks duomenų įvestį. Tai reiškia, kad įvesties duomenys yra skaidrūs arba matomi išvestyje. Šioje atviroje būsenoje kelias iš D̅ įvesti į Q̅ išvestis yra skaidri. Tai leidžia duomenims netrukdomai tekėti, todėl suteikiamas pavadinimas skaidrus skląstis.
Kita vertus, kai laikrodžio signalas LOW, fiksatorius užsidaro. Išėjimas esant Q̅ yra užfiksuotas iki paskutinės duomenų vertės, esančios prieš pasikeičiant laikrodžio signalui. Šiuo atveju, Q̅ nebekeičiamas kaip atsakas į D̅ .
D tipo Flip-Flop IC
Tiek TTL, tiek CMOS paketuose yra įvairių tipų D flip-flop IC. 74LS74 yra viena iš dažniausiai naudojamų parinkčių, kurią galite apsvarstyti. Tai yra „Dual D flip-flop“ IC, kuriame yra du atskiri D tipo bistabilai viename luste. Naudodami tai galite sukurti vieną arba pagrindinį pavaldinį perjungimo šlepetes.
Taip pat yra keletas kitų D tipo flip-flop IC grandinių, pavyzdžiui, 74LS174 HEX D flip-flop su tiesioginiu aiškiu įėjimu. Kitas D flip-flop IC yra 74LS175 Quad D flip-flop su papildomais išėjimais. 74LS273 Octal D tipo šlepetės iš viso turi 8 D tipo šlepetes. Visi šie aštuoni šlepetės turi aiškų įvestį. Visi šie įėjimai yra sujungti į vieną paketą.
Išvada
D tipo „Flip-Flop“ galima suprojektuoti naudojant du SR skląsčius. Inverteris taip pat naudojamas tarp S ir R įėjimų. Tai išves vieną D (duomenų) įvestį. Prie pagrindinio D tipo šlepetės galite pridėti antrą SR šlepetę. Tai pagerins D tipo flip-flop veikimą. Šį SR šliaužtinuką galite prijungti prie D tipo šlepetės išvesties. Jis veiks tik tada, kai laikrodžio signalas yra priešingas pradiniam. Ši konfigūracija taip pat žinoma kaip „Master-Slave D“ flip-flop.
Tiek D tipo skląstis, tiek D tipo šleifas skiriasi. „Latch“ neturi laikrodžio signalo, o D tipo „flip-flop“ turi laikrodžio signalą. D flip-flop yra kraštas suveikiantis įrenginys. Įvesties duomenų perdavimas valdomas naudojant didėjančią arba mažėjančią laikrodžio briauną. Kita vertus, duomenų skląsčiai, kaip ir duomenų užraktas ir skaidrus skląstis, yra lygiui jautrūs įrenginiai.